<p>A Chanclas es un dispositivo biestable. Hay tres clases de chanclas que se conocen como Pestillos, disparado por pulsos chanclas, Activado por flanco chanclas. En esta palabra set significa que la salida del circuito es igual a 1 y la palabra reset significa que la salida es 0.
Hay dos tipos de flip flop uno es Chanclas RS y Chanclas JK. En este artículo, RS Flip Flop se explica en detalle.
Contenido:
El RS Flip Flop se considera uno de los circuitos lógicos secuenciales más básicos. El Flip Flop es un dispositivo biestable de memoria de un bit.
Tiene dos entradas, una se llama “COLOCAR” que configurará el dispositivo (salida = 1) y está etiquetado como S y otro se conoce como “REINICIAR” que restablecerá el dispositivo (salida = 0) etiquetado como R. El RS significa CONFIGURAR/RESTABLECER.
El flip-flop se restablece a su estado original con la ayuda de la entrada RESET y la salida es Q que estará en el nivel lógico “1” o “0” lógico. Depende de la condición de establecimiento/reinicio del flip-flop. Flip flop palabra significa que puede ser “VOLTEADO” en un estado lógico o “FRACASADO” volver a otro.
El circuito RS Flip Flop básico de puerta NAND se utiliza para almacenar los datos y, por lo tanto, proporciona retroalimentación de ambas salidas nuevamente a sus entradas. El RS Flip Flop en realidad tiene tres entradas, SET, RESET y su salida actual Q en relación con su estado actual.
El símbolo del RS Flip-Flop se muestra a continuación:
Índice de contenidos
El flip-flop NAND Gate RS
Un par de compuertas NAND de 2 unidades acopladas en cruz es la forma más sencilla de hacer cualquier biestable RS básico de configuración/reinicio de un bit. Forma un pestillo de compuerta Set/Reset biestable o activo LOW RS NAND. La retroalimentación se alimenta desde cada salida a una de las otras entradas de puerta NAND.
El dispositivo consta de dos entradas; uno se conoce como SET, (S) y el otro se llama RESET, (R).
Las dos salidas son Q y Q bar como se muestra en la siguiente figura:
El Estado Conjunto
Teniendo en cuenta el circuito anterior. Si la entrada R está en el nivel lógico “0” (R = 0) y la entrada S está en el “1” lógico (S = 1), la puerta NAND Y tiene, al menos, una de sus entradas en un “0 lógico”. ”. Por lo tanto, su salida Q debe estar en un nivel lógico “1” (principios de puerta NAND). La salida (Q) se retroalimenta a la entrada “A”. Ambas entradas de las puertas NAND X están en el nivel lógico “1”, y por lo tanto, su salida Q debe estar en el nivel lógico “0”.
La entrada de reinicio R cambia su estado y pasa a ALTO a “1” lógico con S constante en “1” lógico. La entrada Y de la puerta NAND ahora son (R = 1) y (B = 0). La salida en Q permanece en ALTO o en el nivel lógico “1” ya que una de sus entradas todavía está en el nivel lógico “0”.
Como resultado, no hay cambio de estado. Por lo tanto, se dice que el circuito flip-flop está “BLOQUEADO” o “FIJADO” con Q = 1 y Ǭ = 0.
El estado de reinicio
En este segundo estado estable, Q está en el nivel lógico “0” y su salida inversa Q está en el nivel lógico “1”. Y viene dado por (R = 1) y (S = 0). Como la puerta X tiene una de sus entradas en un “0” lógico, su salida Q debe ser igual al nivel lógico “1”. (Según el principio de puerta NAND). La salida Q se alimenta a la entrada B, por lo que ambas entradas a la puerta NAND Y están en “1” lógico, por lo tanto, Q = 0.
Si la entrada S configurada ahora cambia el estado a “1” lógico con la entrada R permaneciendo en “1” lógico, la salida Q todavía permanece BAJA en el nivel lógico “0”. Y no hay cambio en el estado.
Por lo tanto, el estado “RESET” de los circuitos flip-flop se ha bloqueado.
los mesa de la verdad del Set/Reset se da a continuación:
| COLOCAR | 1 | 0 | 1 | 0 | Establecer Q >>1 |
| 1 | 1 | 1 | 0 | Ningún cambio | |
| REINICIAR | 0 | 1 | 0 | 1 | Restablecer Q >>0 |
| 1 | 1 | 0 | 1 | Ningún cambio | |
| INVÁLIDO | 0 | 0 | 0 | 1 | Memoria con Q = 0 |
| 0 | 0 | 1 | 0 | Memoria con Q = 1 |
A partir de la tabla de verdad, está claro que cuando las entradas S = 1 y R = 1, las salidas Q y Ǭ pueden estar en el nivel lógico ‘1’ o “0”, según el estado de las entradas.
Cuando el estado de entrada R = 0 y S = 0 es una condición inválida y debe evitarse porque esto dará las salidas Q y Ǭ en el nivel lógico “1” al mismo tiempo y la condición necesaria es que Q sea el inverso de Ǭ.
El flip-flop pasa a un estado inestable ya que la salida pasa a BAJO. Esta condición inestable surge cuando la entrada BAJA se cambia a ALTA. El flip-flop cambia a un estado u otro y cualquier salida del flip-flop cambia más rápido que la otra. Esta condición inestable se conoce como estado metaestable.
El flip-flop RS biestable se activa o establece en la lógica “1” aplicada a su entrada S y se desactiva o restablece mediante un “1” lógico aplicado a R. Se dice que el flip-flop RS está en una condición no válida si tanto el conjunto y las entradas de reinicio se activan simultáneamente.
La chancleta NOR Gate RS
El diagrama de circuito del flip-flop de la puerta NOR se muestra en la siguiente figura:
Los flip-flops RS simples de un bit se fabrican mediante el uso de dos puertas NOR de acoplamiento cruzado conectadas en la misma configuración. El circuito funcionará de manera similar al circuito de puerta NAND.
los mesa de la verdad de El Puerta NOR RS Flip-Flop se muestra a continuación:
| 0 | 0 | Ningún cambio | Ningún cambio |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
Las entradas están activas en ALTO y la condición no válida existe cuando ambas entradas están en el nivel lógico ‘1’.
Publicaciones relacionadas:
Triángulo de poder 
¿Qué es la ferroresonancia? 
¿Cómo calcular el consumo de energía de 1,5 / 1 tonelada de CA? 
Radio medio geométrico (GMR) e inductancia 
Convención de Signos en Circuitos Eléctricos 
Diferencia entre campo eléctrico y magnético 
Sistema de bus de un interruptor y medio 
Ecuación de par de motor de CC 
Medidor de factor de potencia 
¿Qué es OPGW? – Cable de tierra óptico 
diodo varactor 
Concepto de autobús infinito
